

2.000円 特許庁長官 殿

登明の名称

全众都建区芝五丁目7都15分 日本電気株式会社内

特許出顧人

(423). 日本電気株式会社 代数智 针 砭 小、林 宏 治

〒 108 東京都港区芝荒丁川7 部15 7 化 理

H本位気株式会社内。 (6591) 介理: 内 原 音响 電器 (452)1 1 1 1 i 大代表)

48 010085

ッリコンを独上にお放した級化会にヘログン イナン又は、ヘロタン化会初分子イオンをごび 後化膜中に存在するイオンの告が 10¹¹~10¹⁴=* の無因となるように打込む主母と、上記イオン 打込み後、500C以上 1,200C以下で激起導する 工程とも異えたことも特徴とする半導体製造の

ションン当世に一接面の金体から又は選択的 オッセ 10¹¹~10^{18 ard}の銀筒で打込む工程と、让 記ィオン打込み替、産化学国気中で 600で 以上 12000以下である意して所謂の頭化原を多成す 発明の単組を整備したからまってサーブ

(19) 日本国特許庁

公開特許公報

49 -98964 ⑪特開昭

昭49.(1974)9.19 43公開日

48 - 10085 20特顯昭

昭48.(1973) / . 2年 22出顧日

海杏請求

(全5頁)

庁内整理番号

60日本分類

7113 57

995023

上からハログンイオンを打込んだが、糸処界を行 なづても気約に安定な酸化質を得る方法に関する。 佐安 M O S 超 华 b 体 集 子 製 疹 化 於 て 。 為 火 化 化 よりが成したゲート催化度中には、 Na⁺ イオン、 Haf オン、液素型位帯の正電母が導入されですく MOS調点の不分定性の単因になっている。 降不 安定 を少なくするための従来の方法としては。 製造品料にかいて、Na⁺イオンなどの不純何の汚 糸を防ぐと歯跡に属入した不ぬ物の影響を少なく するための世々の勢力淡なされているが、覚も広 く後用されている方法は、 9000~ 10000 にかい て PaOs 黒気 を 治 つ て 810a中に 紅 数 さ ぜ 。 * 能 化 選 表 近にリンガラス (P2O54810g) 盾を皮長させるリン - 「処理と呼ばれる方法である。

> しかしりン位置で参照されるリングデス層はAF 15 に対するエブデングを変が造像の変化層とりも特 ずいに大きいので、リンガラス 私皮をは、「希耳P による前担患ができだいとど、及び、リンガラス がは分をするのでを製的に不安定であるとともの

本强调性 Sia 在叉性 Si 苦血上 化彩度 L 允 810s换

とれを改良する従来の方法としては、何えば
Journal of Electrochemical Society 節1972
年第119番番8号 p:388~p.892 のKriegler
等の防文「シリコンの無理化ドかける塩化水果と 塩素の効果(The Effect of HCL and CLs on the Thermal Oxidation of Silicen)」 に配果られ ているように HCL 又はCL2 を数センベーセント会 んだdry Ox 多種気中で勘験化して酸化薬を形成 する方法がある。しかし上記方法は、HCL 又はCLs のdry Ox甲に占める都会が多いほど酸化減度が高 くなり硬化病場の汚現性に変しいという欠点が多った。

本男男の自称は、従来の鉱化を基本とした MOS 再進の安定化の代りに、イオン把入途を用い、存 現住よく清浄を要化額を得て、安定を対 O S 構造 15 数子を得る方法を提供するものである。

本発明の構成は、 81 蓄象、 支は、 81 蓄象上に 形成した成化駅の上から $^8\xi_2$ ⁺, $^8\xi_2$ ⁺, $^8\xi_3$ ⁺ などのヘ = ゲンイオン あるいはヘ = ゲン元素を含む分子の イオンを打込むことと、打込み後、 81 蓄象に打込

-3-

処理を、VPB を概定すると MC&+イオンを打込 ルだ実践では、VPBの参加 A VPB がほとんどな かつた。これは打込された MC &+ イオンが関化 裏中のNa+ などの参加性イオンをグックしたた めに生じた数乗であると基われる。

特別 昭45— 989 64 (2) んだものは、食化雰囲気中で熱処理を行ない、所 頭の便化痕を形成すること、また、 51 名板上に 形 成した硬化痕上から打込んだものは、過当を無処 理をほどとすことよりなる。

次に図面を参照しながら本発明の見短例を説明 する。おり図を参照すると、100~ の(100)面を 有する a 型 Si蓄積 1 1 上に、助使化基型気中で 1500Å の 8iOs 12 を形成した。次いで BCL1をイオ ンソースとして ⁵⁰CL⁺ イオン 13を 100 keVのエネル ギーで 10¹¹~ 10¹⁴ m⁻¹ の打込みを行なったを、550 での水業等関集中で 3 0 分の熱処理を行なった。

電子ピーム高増により、1.25のAC を高増して 電紙14 を形成し、4700のN2 雰囲気中で10分間的低限し、MOS号数学子を作成した。

15 第2回を参照すると一列として 10¹⁵ a⁻²の ^MC. L イ 1 メンを打込んで作成した M O 8 容量素子の Plat ー band 電圧 V_{P2} の変化 21を ^MC.L⁺イオンの打込みのない M O 8 容量素子の変化 22 と比較して示すよう に、M O 8 容量素子の変化 22 と比較して示すよう に、M O 8 容量素子ので V_{P3} の初類値は両者の間に 20 ※ 相違は見られなかつたが、250℃ 10V 10 分の B T 2

CL+イオンを打込んだ供料ではあ100 秒となり、限化度中のトラップの数の減少が確認された。 また少数キャリアの実効場合(Effective minority estrict lifetime)は、CL+セ打込ませい供料では、0.2~1.0 マイタロ●に対し、**CL+イオン を を打込んだ供料では50~200 マイタロ●と、10 0 倍以上の向上が観測された。以上の理象はいずれる、Notイオンを始め、会・個・映などの重金 関が打込まれた**CC+イオンのためにゲッタリン グされたためてあると思われる。

以上述べた如く、本発明の構成をとることにより、音形な酸化族を得て電気的に安定なMOS 構造素子を得ることができるという大きな効果を生

今まで、本共界を **C C イオンの打込みで説明 15 して自たが、本張男は、 **C C イオンの入に扱る ものではなく、他のハログンイオン又は、ハログ ンイオンの化合物である分子イオンを打込むこと によっても同様を効果が明符される。

例えばヘログン分子イオンの例としては、 BC4 20

4 4:

モソーヌとし、BCと⁺ イキンを 1 0¹²~1 0¹⁴cm⁻² 打込むと、前記同様の効果が出た。しかし、質果が大きいため、低釘込み領細では、少なくとも700℃で1時間以上の無処理を必要とする。

たか、本条明はハログンイオンを 81 若板又は 5 Si 若板上に形成した製化菓中に打込むものであって、ハロゲンイオンの質量により、エフテングを行えりものではない。

関西の簡単な説明

第1回は本条明の一名集例を示す所面別であり、10 第2回はその実施例の効果を提明するためのグラフである。第3回は、本是別の他の名権例を示す 新面である。

11…… 81着板 12……810.

13…… **でんナイオンピーム 14……ある電框 15

81…… ³⁵C 4⁺イオン打込みをした武将の BT - 処理 ドナス 本 化

2.2 -----. ³⁸Cよ[†]イオン打込みをしない試料のBT処様による

, **=** 15

82-2C4+1+24-1

85 ······ 及10.政 ' \$4 ··· A L 电 框

代理人 并理士 产。"

AP 20

特問 昭49— 989 6 4 (3)


13


↓ ↓ ↓ ↓ ↓ ↓

11

↓ 14

11





	打込みをし	1013 ime/cm2
Flat-band EFF VFB (V)	0.22	A21
Qox/e (10'6/cm²)	10	8
降版	7.0	7.2
誇 电字 (10 kHz)	3.8	3.8
屈 扩阜	1.46	1.46
少数++17, 547.944 (7420)	02 ~ 1.0	50~200
建移应各時間 (分)	0.1 ~ 0.2	100

モソースとし、BC2+ イオンを101~101~ 打 込むと、前記同様の効果が出た。しかし、質量が 大きいため、低打込み領袖では、少なくとも700℃ で1時間以上の熱処理を必要とする。

なか、本条明はハロゲンイオンを 5~ 若板叉は 5 SI無板上に形成した型化族中に打込むものでき つて、ハロダンイオンの歯暈により、エツチング せ行なりものではない。

配面の信単左説明

第1週は本年明の一実施列を示す照照何であり、10 フである。第3回は、本発明の飯の収拾例を示す 1 平利入 あるり、面を


11 --- 8i 苦板 12 -- SiOg


13 35C 4+1 # > E - A

21…… ³℃&⁺イオン打込みをした試料のBT 処理 による変化

22……. 38C&+イオン打込みをしない武料のBで処理による

特形 昭49~ 98964 (3) 111111





	打込みをし	1013 ione/cm²
Flat-fund EFE VFB (V)	0.22	021
Qox/e (1000/cm2)	10	8
降股電界 (10 ⁶ 平/cm)	7.0	7.2
詩 章 率 (10 kHz)	3.8	3.8
屈 扩率	1.46	1.46
少数+197.547944(7430)	02-1.0	50~200
退移应答时间 (分)	0.1 ~ 0.2	100

男

æ

2

Œ

1 通

1汤

1 25

1通

添付書類の目録

/05-08-11-22:12/001-016

特別 昭49-- 98964 (4)

手 続 排 正 雪(18%)

昭和 年 月 日 48. 6. -8

特許門女官 三名 等夫 駁

1. 非件の表示 昭和 4 8 年齢会 顧第 10 0 8 8 号

2. 知识の名称 牛油体兼風の軽短方法

8. 補正をする者

事件との関係

出 顧 人。

(第488号) 日本電気株式会社

代表者 社長 小

4 代 建 人

東京都港区芝五丁部3番 14

日本电缆协议会社内

86591号) 弁華士 内 原

发发 東京(454)1111套(大)

た 改正の対象 製料者の発摘の計算を収割の書

6. 補正の内容し骨級路48一10085)

1. 彩練書のする質11~12行目の企文を「く を身態化場外の行機性に乏しいという欠点及 ひこの方法にて考定を知量を得らためには企 単て効果からっというを合はなく、1100 で以上の角性機能化を必要とし、このためシ リコン学校内部に次にお成されているPa 装 合勢が参加すっという大きを欠点がらつた。」 に知るで

3. 海オ4英4付留と5行目の脚に次の文を観 10 入する。

 光朝学による実験で打込み戦闘としては、駅 化無上から打込む場合には $10^{-11} \sim 10^{-14}$ cm^{-2} 、b 1 参数に打込む場合には $10^{-11} \sim 10^{-15}$ cm^{-2} の処置が通過であつた。

A 内々 4 以 1 9 行目からか 5 英 1 行目の正文 ま「 に、 3 5 0 ℃ 1 0 V 、 1 0 分のおす処理 必要にかいて、放血 0 が かまは子の V 3 3 と 和窓 すると ^{8 5} E 2 ^十 イ x ンを打込 」に 訂正 3 る。

代准人 券帛士 内 点



. 12

-

特岡 昭49- 98964 (5)

出願人住所変更および代理人印鑑変更届

₽**8 ‡**0

特許庁長官段

1. 事件の表示

昭和月年 月 京 敬寒 /0085号

2. 展別の名称

中导体质量4 截流方法

3. (1) 住所を変更した名

事件との関係 出騒人

旧住所

東京都港位置五丁目7番15号

新住所

東京都洛区芝五丁目33番1号

(423) 日本電気株式会社

(2) 印鑑を変更した者

事件との関係 代理人

東京都港区芝五丁目33毫

日本電気株式会社内

内

妖的鹰

代理人

東京都港区芝五丁目33卷1号

日本電気株式会社内

化林東水(09)454-1)11(大代

-435-

Patent Application (3)

Commissioner of Patents Esq.

Title of the Invention

Method for manufacturing semiconductor device

Inventor

7-15, 5-chome, shiba, minato-ku, Tokyo

5

c/o NEC Corporation

Yasushi Okuyama

said corporation

Kyoji Tanahashi

said corporation

Kuniichi Ota

Patent Applicant

7-15, 5-chome, shiba, minato-ku, Tokyo

10

(423) NEC Corporation

Representative

President Koji Kobayashi

Agent

7-15, 5-chome, shiba, minato-ku, Tokyo 〒108

c/o NEC Corporation

(6591) Patent Attorney

Susumu Uchihara

Telephone

(452)1111 (rep)

48 010085

formality examination

(19) Japan Patent Office

Publication of Laid-Open Patent Application

- 20 (11) Japanese Patent Laid-Open Publication No. S49-98964
 - (43) Date of Publication: S.49.(1974) 9.19
 - (21) Japanese Patent Application No. S48-10085
 - (22) Date of Filing: S.48.(1973) 1.24

Request for Examination: Not made

(Total Pages: 5)

25 Japan Patent Office file Number

(52) Japan classification

7113 57

99(5)C23

Specification

Title of the Invention

Method for manufacturing semiconductor device

5 Scope of Claims

10

15

20

25

30

- (1) A method for manufacturing a semiconductor device, characterized by comprising a step of implanting a halogen ion or a molecular ion of a halogen compound in an oxide film formed over a silicon substrate so that a quantity of ions existing in the oxide film is in a range of 10¹¹ to 10¹⁴ cm⁻², and a step of performing heat treatment at temperatures from 500°C or more to 1200°C or less after the step of ion implantation.
- (2) A method for manufacturing a semiconductor device, characterized by comprising a step of implanting a halogen ion or a molecular ion of a halogen compound to a silicon substrate from an entire surface or a selected surface a silicon substrate in a range of 10^{11} to 10^{15} cm⁻², and a step of forming a desired oxide film by performing heat treatment at temperatures from 500°C or more to 1200°C or less in an oxidation atmosphere after the step of ion implantation.

Detailed Description of the Invention

The present invention relates to a method for obtaining an electrically stable oxide film by performing heat treatment after implanting a halogen ion from above a Si substrate or a SiO₂ film formed over a Si substrate,

In the manufacturing of a conventional MOS type semiconductor element, a positive electric charge such as a Na⁺ ion, a H₂ ion, or an oxygen vacancy is easily introduced into a gate oxide film formed by thermal oxidation, which causes the unstableness of a MOS structure. As a conventional method for reducing the unstableness, various efforts are made for reducing the influence of a mixed impurity as well as preventing the contamination of an impurity such as a Na⁺ ion in a manufacturing process, and the most widely employed method is a method which is referred to as phosphorus treatment by which P₂O₅ vapor is carried at temperatures from 900°C to 1000°C to be diffused into SiO₂ to make a phosphorus glass (P₂O₅-SiO₂) layer

10

15

20

25

30

English Translation of JPS49-98964

grow over the surface of an oxide film.

However, as for the phosphorus glass layer formed by the phosphorus treatment, the etching rate with respect to HF is drastically higher than that of a normal oxide film; therefore, there are disadvantages that, for example, pretreatment by diluted HF cannot be performed after forming a phosphorus glass, and the phosphorus glass layer is electrically unstable since the phosphorus glass layer is polarized.

As a conventional method for improving this, for example, there is a method for forming an oxide film by conducting thermal oxidation in a dry O₂ atmosphere containing several mole percents of HCl or Cl₂ as mentioned in a report "The Effect of HCl and Cl₂ on the Thermal Oxidation of Silicon", Kriegler et al., Journal of Electrochemical Society, vol.119, No.3, 1972, pp.388 to 392. However, as for the above method, there is a disadvantage that oxidizing velocity becomes faster as a proportion of HCl or Cl₂ in dry O₂ is heightened, which leads to the poorness of reproducibility of the film thickness of the oxide film.

It is an object of the invention to provide a method for obtaining a stable MOS structure element by obtaining a clean oxide film with high reproducibility using an ion implantation method instead of conventional diffusion-based stabilization of a MOS structure.

The structure of the invention includes implantation of a halogen ion such as ³⁵Cl⁺, ⁸⁰Br⁺, or ¹⁹F⁺ or a molecular ion including a halogen element from above a Si substrate or an oxide film formed over a Si substrate, and the formation of a desired oxide film by performing heat treatment in an oxidation atmosphere on an object implanted in the Si substrate or an approximate heat treatment on an object implanted from above the oxide film formed over the Si substrate after the implantation.

Next, an embodiment of the invention is explained with reference to the drawings. Referring to FIG. 1, SiO_2 12 of 1500 Å is formed in a thermal oxidation atmosphere over a n-type Si substrate 11 having a (100) plane of 10 Ω -cm. Then, a $^{35}\text{Cl}^+$ ion 13 is implanted so as to be 10^{11} to 10^{14} cm⁻² using BCl₃ as an ion source with the energy of 100 keV, then, heat treatment is performed for 30 minutes in a hydrogen atmosphere at 550°C .

10

15

20

25

30

English Translation of JPS49-98964

Al of 1.2 μ is deposited by electron beam evaporation to form an electrode 14, then, heat treatment is performed for ten minutes in N₂ atmosphere at 470°C. Thus, a MOS capacitor element is formed.

Referring to FIG. 2, as shown as one example in which a change 21 of Flat-band voltage V_{FB} of a MOS capacitor element formed by implanting a $^{35}Cl^+$ ion of 10^{12} cm⁻² is compared with a change 22 of a MOS capacitor element without being implanted with a $^{35}Cl^+$ ion, there is no difference on the initial values of V_{FB} of a MOS capacitor element between them. However, when V_{FB} is measured after conducting BT treatment at 250°C, at 10V, and for ten minutes, there is almost no movement ΔV_{FB} of V_{FB} in a sample in which a $^{35}Cl^+$ ion is implanted. This is considered to be a result of gettering of a mobility ion such as Na^+ in the oxide film by an implanted $^{35}Cl^+$ ion.

Referring to FIG. 3, a second embodiment of the invention is that a 35Cl+ ion 32 is implanted so as to be 10¹¹ to 10¹⁴ cm⁻² using BCl₃ as an ion source with 40 keV over a n-type Si substrate 31 having a (100) plane of 10 Ω-cm in specific resistance as in first embodiment, then, SiO₂ 33 of 1500 °A is formed in a dry O₂ atmosphere at 1100°C and an Al electrode 34 is provided by electron beam evaporation to form a MOS capacitor element. In the characteristic of this oxide film, as tabulated by comparing a case of no implantation and a case of implanting a ³⁵Cl⁺ ion of 10¹³ cm⁻² as one example, it is recognized that the quantity of electric charges in the oxide film decreases by the 35Cl⁺ ion implantation of 10¹³ cm⁻²; however, a change in withstand voltage, dielectric constant, refractive index, and the like is not observed. In addition, when transient response time is measured by applying 15 V to the above described MOS capacitor element, 0.1 to 0.2 seconds are obtained in a sample in which a 35Cl⁺ ion is not implanted, whereas approximately 100 seconds are obtained in a sample in which a ³⁵Cl⁺ ion is implanted. Thus, it is recognized that the number of traps in the oxide film As for effective minority carrier lifetime, the lifetime is 0.2 to 1.0 microseconds in a sample in which a ³⁵Cl⁺ ion is not implanted, whereas the lifetime is 50 to 200 microseconds in a sample in which a ³⁵Cl⁺ ion is implanted. Thus, it is observed that the effective minority carrier lifetime increases hundred times or more. It is considered that the above described phenomena are caused by gettering due to the

10

15

English Translation of JPS49-98964

³⁵Cl⁺ ion in which a heavy metal such as gold, copper, or iron, in addition to a Na⁺ ion, is implanted.

As described above, by employing the structure of the invention, there is generated an enormous effect that a clean oxide film is obtained and an electrically stable MOS structure element can be obtained.

Until now, the invention is explained with the implantation of a ³⁵Cl⁺ ion; however, the invention is not limited to a ³⁵Cl⁺ ion, and an implantation of other halogen ions or molecular ions which are compounds of a halogen ion is expected to have a similar effect.

For example, as an example of such a halogen molecular ion, an effect similar to the above is observed when a BCl⁺ ion is implanted so as to be 10¹¹ to 10¹⁴ cm⁻² using BCl₃ as a source. However, at least heat treatment at 700°C for one hour or more is required in a lightly implanted region because of large mass.

The present invention is that a halogen ion is implanted into a Si substrate or an oxide film formed over a Si substrate, and not that etching is performed by the impact of a halogen ion.

Brief description of the Drawings

FIG. 1 is a cross-sectional view showing one embodiment of the present invention, and FIG. 2 is a graph for explaining the effect of the example. FIG. 3 is a cross-sectional [view] showing another embodiment of the present invention.

21 ····· The change of a sample implanted with a 35Cl ion by BT treatment

22 The change of a sample without being implanted with a ³⁵Cl⁺ ion by BT treatment

25

Agent Patent Attorney Susumu Uchihara

List of attached papers

5	Specification	1
	Power of attorney	1
	Drawing	1
	Duplicate of application	1

Amendment of Proceedings (voluntary)

S.48. June. 8 (1973.6.8)

Commissioner of Patents Yukio Miyake Esq.

5 1. Case Indication

Patent Application No. \$48-10085

2. Title of the Invention

Method for manufacturing semiconductor device

3. Person Filing Amendment

10 Relation to the case: Applicant

33-1, 5-chome, shiba, minato-ku, Tokyo

(423) NEC Corporation

Representative President Koji Kobayashi

4. Agent

15

20

33-1, 5-chome, shiba, minato-ku, Tokyo

c/o NEC Corporation

(6591) Patent Attorney Susumu Uchihara

Telephone Tokyo (454)1111 (rep)

5. Object for amendment

Detailed description of the Invention in the specification

- 6. Contents of the Amendment (Patent Application No. S48-10085)
- 1. The entire text described in lines 11 to 12 of page 3 in the specification is amended as follows:
- "...becomes and there are no disadvantage of being poor in reproducibility of the
 thickness of an oxide film and no report that low temperature is effective for obtaining a
 significant effect by this method, and high temperature thermal oxidation of 1100°C or
 more is required; therefore, there is a major disadvantage that Pn junction or the like
 which is already formed inside a silicon substrate is moved"
 - 2. The following sentences are inserted between the lines 4 and 5 of page 4 therein:
- In addition, as an amount of implantation, at least approximately 10^{11}cm^{-2} is

10

English Translation of JPS49-98964

required to cancel electrically active surface level existing at the interface of Si-SiO₂. However, when the amount of implantation exceeds approximately 10^{15} cm⁻², lattice distortion becomes larger in an ion having large mass like a 35 Cl⁺ ion, and an interface level which cannot be completely removed by a condition of normal heat treatment is anew generated at the interface of Si-SiO₂ to cause electrical instability. As the range of implantation in an experiment by the inventor, the range of from 10^{11} to 10^{14} cm⁻² in the case of implanting from above an oxide film, and from 10^{11} to 10^{15} cm⁻² in the case of implanting to a Si substrate are suitable.

- 3. The entire text described in the line 19 of page 4 to the line 1 of page 5 therein is amended as follows:
- "...When V_{FB} of the MOS capacitor element is measured before and after BT treatment at 250°C, at 10V, and for ten minutes, a ³⁵Cl⁺ ion is implanted"

Agent Patent Attorney Susumu Uchihara

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.